Clock to Setup for clock phi2short
mod_en.Q |
cfg_bank<16>.D |
55.100 |
mod_en.Q |
cfg_bank<17>.D |
55.100 |
mod_en.Q |
cfg_bank<18>.D |
55.100 |
cfg_mode<0>.Q |
use_cart_logic/oss_bank<0>.D |
42.900 |
cfg_mode<0>.Q |
use_cart_logic/oss_bank<1>.D |
42.900 |
cfg_mode<1>.Q |
use_cart_logic/oss_bank<0>.D |
42.900 |
cfg_mode<1>.Q |
use_cart_logic/oss_bank<1>.D |
42.900 |
mod_en.Q |
cfg_bank2<13>.D |
42.900 |
mod_en.Q |
cfg_mode<0>.D |
42.900 |
mod_en.Q |
use_cart_logic/oss_bank<0>.D |
42.900 |
mod_en.Q |
use_cart_logic/oss_bank<1>.D |
42.900 |
cfg_mode<0>.Q |
sic_8xxx_enable.D |
41.900 |
cfg_mode<0>.Q |
sic_axxx_enable.D |
41.900 |
cfg_mode<1>.Q |
cfg_bank<14>.D |
41.900 |
cfg_mode<1>.Q |
cfg_bank<15>.D |
41.900 |
cfg_mode<1>.Q |
sic_8xxx_enable.D |
41.900 |
cfg_mode<1>.Q |
sic_axxx_enable.D |
41.900 |
cfg_mode<2>.Q |
cfg_bank<14>.D |
41.900 |
cfg_mode<2>.Q |
cfg_bank<15>.D |
41.900 |
mod_en.Q |
cfg_bank2<14>.D |
41.900 |
mod_en.Q |
cfg_bank2<15>.D |
41.900 |
mod_en.Q |
cfg_bank2<16>.D |
41.900 |
mod_en.Q |
cfg_bank2<17>.D |
41.900 |
mod_en.Q |
cfg_bank2<18>.D |
41.900 |
mod_en.Q |
cfg_bank2<19>.D |
41.900 |
mod_en.Q |
cfg_bank2<20>.D |
41.900 |
mod_en.Q |
cfg_bank2<21>.D |
41.900 |
mod_en.Q |
cfg_bank2<22>.D |
41.900 |
mod_en.Q |
cfg_bank2<23>.D |
41.900 |
mod_en.Q |
cfg_bank2<24>.D |
41.900 |
mod_en.Q |
cfg_bank2<25>.D |
41.900 |
mod_en.Q |
cfg_bank2<26>.D |
41.900 |
mod_en.Q |
cfg_bank<13>.D |
41.900 |
mod_en.Q |
cfg_bank<14>.D |
41.900 |
mod_en.Q |
cfg_bank<15>.D |
41.900 |
mod_en.Q |
cfg_bank<19>.D |
41.900 |
mod_en.Q |
cfg_bank<20>.D |
41.900 |
mod_en.Q |
cfg_bank<21>.D |
41.900 |
mod_en.Q |
cfg_bank<22>.D |
41.900 |
mod_en.Q |
cfg_bank<23>.D |
41.900 |
mod_en.Q |
cfg_bank<24>.D |
41.900 |
mod_en.Q |
cfg_bank<25>.D |
41.900 |
mod_en.Q |
cfg_bank<26>.D |
41.900 |
mod_en.Q |
cfg_mode<1>.D |
41.900 |
mod_en.Q |
cfg_mode<2>.D |
41.900 |
mod_en.Q |
cfg_mode<3>.D |
41.900 |
mod_en.Q |
cfg_mode<4>.D |
41.900 |
mod_en.Q |
cfg_mode<5>.D |
41.900 |
mod_en.Q |
cfg_source_ram.D |
41.900 |
mod_en.Q |
cfg_source_ram2.D |
41.900 |
mod_en.Q |
cfg_write_enable.D |
41.900 |
mod_en.Q |
cfg_write_enable2.D |
41.900 |
cfg_mode<0>.Q |
cfg_enable.D |
31.100 |
cfg_mode<2>.Q |
cfg_enable.D |
31.100 |
cfg_mode<3>.Q |
cfg_enable.D |
31.100 |
mod_en.Q |
eeprom_si.D |
30.700 |
cfg_mode<5>.Q |
cfg_enable.D |
30.500 |
mod_en.Q |
cfg_enable.D |
30.500 |
cfg_mode<0>.Q |
cfg_bank<13>.D |
30.100 |
cfg_mode<0>.Q |
cfg_bank<14>.D |
30.100 |
cfg_mode<1>.Q |
cfg_bank<13>.D |
30.100 |
cfg_mode<1>.Q |
cfg_enable.D |
30.100 |
cfg_mode<2>.Q |
cfg_bank<13>.D |
30.100 |
cfg_mode<0>.Q |
cfg_bank<15>.D |
29.700 |
cfg_mode<0>.Q |
cfg_bank<16>.D |
29.700 |
cfg_mode<0>.Q |
cfg_bank<17>.D |
29.700 |
cfg_mode<0>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<1>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<2>.Q |
cfg_bank<16>.D |
29.700 |
cfg_mode<2>.Q |
cfg_bank<17>.D |
29.700 |
cfg_mode<2>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<2>.Q |
use_cart_logic/oss_bank<0>.D |
29.700 |
cfg_mode<2>.Q |
use_cart_logic/oss_bank<1>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<13>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<14>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<15>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<16>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<17>.D |
29.700 |
cfg_mode<3>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<3>.Q |
use_cart_logic/oss_bank<0>.D |
29.700 |
cfg_mode<3>.Q |
use_cart_logic/oss_bank<1>.D |
29.700 |
cfg_mode<4>.Q |
cfg_bank<14>.D |
29.700 |
cfg_mode<4>.Q |
cfg_bank<15>.D |
29.700 |
cfg_mode<4>.Q |
cfg_bank<16>.D |
29.700 |
cfg_mode<4>.Q |
cfg_bank<17>.D |
29.700 |
cfg_mode<4>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<4>.Q |
use_cart_logic/oss_bank<0>.D |
29.700 |
cfg_mode<4>.Q |
use_cart_logic/oss_bank<1>.D |
29.700 |
cfg_mode<5>.Q |
cfg_bank<14>.D |
29.700 |
cfg_mode<5>.Q |
cfg_bank<15>.D |
29.700 |
cfg_mode<5>.Q |
cfg_bank<16>.D |
29.700 |
cfg_mode<5>.Q |
cfg_bank<17>.D |
29.700 |
cfg_mode<5>.Q |
cfg_bank<18>.D |
29.700 |
cfg_mode<5>.Q |
use_cart_logic/oss_bank<0>.D |
29.700 |
cfg_mode<5>.Q |
use_cart_logic/oss_bank<1>.D |
29.700 |
mod_en.Q |
cfg_enable2.D |
29.700 |
mod_en.Q |
eeprom_cs.D |
29.700 |
mod_en.Q |
eeprom_sck.D |
29.700 |
reset_n_sync.Q |
cfg_bank2<13>.D |
29.700 |
reset_n_sync.Q |
cfg_bank<16>.D |
29.700 |
reset_n_sync.Q |
cfg_bank<17>.D |
29.700 |
reset_n_sync.Q |
cfg_bank<18>.D |
29.700 |
reset_n_sync.Q |
cfg_mode<0>.D |
29.700 |
reset_n_sync.Q |
eeprom_si.D |
29.700 |
cfg_mode<1>.Q |
cfg_bank<16>.D |
28.700 |
cfg_mode<1>.Q |
cfg_bank<17>.D |
28.700 |
cfg_mode<1>.Q |
cfg_bank<20>.D |
28.700 |
cfg_mode<2>.Q |
sic_8xxx_enable.D |
28.700 |
cfg_mode<2>.Q |
sic_axxx_enable.D |
28.700 |
cfg_mode<3>.Q |
sic_8xxx_enable.D |
28.700 |
cfg_mode<3>.Q |
sic_axxx_enable.D |
28.700 |
cfg_mode<4>.Q |
cfg_bank<20>.D |
28.700 |
cfg_mode<4>.Q |
sic_8xxx_enable.D |
28.700 |
cfg_mode<4>.Q |
sic_axxx_enable.D |
28.700 |
cfg_mode<5>.Q |
sic_8xxx_enable.D |
28.700 |
cfg_mode<5>.Q |
sic_axxx_enable.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<14>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<15>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<16>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<17>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<18>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<19>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<20>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<21>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<22>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<23>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<24>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<25>.D |
28.700 |
reset_n_sync.Q |
cfg_bank2<26>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<21>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<22>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<23>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<24>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<25>.D |
28.700 |
reset_n_sync.Q |
cfg_bank<26>.D |
28.700 |
reset_n_sync.Q |
cfg_mode<1>.D |
28.700 |
reset_n_sync.Q |
cfg_mode<2>.D |
28.700 |
reset_n_sync.Q |
cfg_mode<3>.D |
28.700 |
reset_n_sync.Q |
cfg_mode<4>.D |
28.700 |
reset_n_sync.Q |
cfg_mode<5>.D |
28.700 |
reset_n_sync.Q |
cfg_source_ram.D |
28.700 |
reset_n_sync.Q |
cfg_source_ram2.D |
28.700 |
reset_n_sync.Q |
cfg_write_enable.D |
28.700 |
reset_n_sync.Q |
cfg_write_enable2.D |
28.700 |
reset_n_sync.Q |
eeprom_cs.D |
28.700 |
reset_n_sync.Q |
eeprom_sck.D |
28.700 |
cfg_mode<4>.Q |
cfg_bank<13>.D |
17.300 |
cfg_mode<4>.Q |
cfg_enable.D |
17.300 |
cfg_mode<5>.Q |
cfg_bank<13>.D |
17.300 |
reset_n_sync.Q |
cfg_bank<13>.D |
17.300 |
cfg_bank<13>.Q |
cfg_bank<13>.D |
16.900 |
cfg_enable.Q |
cfg_enable.D |
16.900 |
cfg_mode<0>.Q |
cfg_bank<19>.D |
16.900 |
cfg_mode<1>.Q |
cfg_bank<19>.D |
16.900 |
cfg_mode<2>.Q |
cfg_bank<19>.D |
16.900 |
cfg_mode<3>.Q |
cfg_bank<19>.D |
16.900 |
cfg_mode<4>.Q |
cfg_bank<19>.D |
16.900 |
cfg_mode<5>.Q |
cfg_bank<19>.D |
16.900 |
reset_n_sync.Q |
cfg_bank<14>.D |
16.900 |
reset_n_sync.Q |
cfg_bank<15>.D |
16.900 |
reset_n_sync.Q |
cfg_bank<19>.D |
16.900 |
cfg_bank<14>.Q |
cfg_bank<14>.D |
16.500 |
cfg_bank<15>.Q |
cfg_bank<15>.D |
16.500 |
cfg_bank<16>.Q |
cfg_bank<16>.D |
16.500 |
cfg_bank<17>.Q |
cfg_bank<17>.D |
16.500 |
cfg_bank<18>.Q |
cfg_bank<18>.D |
16.500 |
cfg_bank<19>.Q |
cfg_bank<19>.D |
16.500 |
cfg_bank<20>.Q |
cfg_bank<20>.D |
16.500 |
cfg_enable2.Q |
cfg_enable2.D |
16.500 |
cfg_mode<0>.Q |
cfg_bank<20>.D |
16.500 |
cfg_mode<0>.Q |
cfg_mode<0>.D |
16.500 |
cfg_mode<2>.Q |
cfg_bank<20>.D |
16.500 |
cfg_mode<3>.Q |
cfg_bank<20>.D |
16.500 |
cfg_mode<5>.Q |
cfg_bank<20>.D |
16.500 |
eeprom_si.Q |
eeprom_si.D |
16.500 |
reset_n_sync.Q |
cfg_bank<20>.D |
16.500 |
reset_n_sync.Q |
cfg_enable.D |
16.500 |
reset_n_sync.Q |
cfg_enable2.D |
16.500 |
cfg_bank2<13>.Q |
cfg_bank2<13>.D |
15.500 |
cfg_bank2<14>.Q |
cfg_bank2<14>.D |
15.500 |
cfg_bank2<15>.Q |
cfg_bank2<15>.D |
15.500 |
cfg_bank2<16>.Q |
cfg_bank2<16>.D |
15.500 |
cfg_bank2<17>.Q |
cfg_bank2<17>.D |
15.500 |
cfg_bank2<18>.Q |
cfg_bank2<18>.D |
15.500 |
cfg_bank2<19>.Q |
cfg_bank2<19>.D |
15.500 |
cfg_bank2<20>.Q |
cfg_bank2<20>.D |
15.500 |
cfg_bank2<21>.Q |
cfg_bank2<21>.D |
15.500 |
cfg_bank2<22>.Q |
cfg_bank2<22>.D |
15.500 |
cfg_bank2<23>.Q |
cfg_bank2<23>.D |
15.500 |
cfg_bank2<24>.Q |
cfg_bank2<24>.D |
15.500 |
cfg_bank2<25>.Q |
cfg_bank2<25>.D |
15.500 |
cfg_bank2<26>.Q |
cfg_bank2<26>.D |
15.500 |
cfg_bank<21>.Q |
cfg_bank<21>.D |
15.500 |
cfg_bank<22>.Q |
cfg_bank<22>.D |
15.500 |
cfg_bank<23>.Q |
cfg_bank<23>.D |
15.500 |
cfg_bank<24>.Q |
cfg_bank<24>.D |
15.500 |
cfg_bank<25>.Q |
cfg_bank<25>.D |
15.500 |
cfg_bank<26>.Q |
cfg_bank<26>.D |
15.500 |
cfg_mode<1>.Q |
cfg_mode<1>.D |
15.500 |
cfg_mode<2>.Q |
cfg_mode<2>.D |
15.500 |
cfg_mode<3>.Q |
cfg_mode<3>.D |
15.500 |
cfg_mode<4>.Q |
cfg_mode<4>.D |
15.500 |
cfg_mode<5>.Q |
cfg_mode<5>.D |
15.500 |
cfg_source_ram.Q |
cfg_source_ram.D |
15.500 |
cfg_source_ram2.Q |
cfg_source_ram2.D |
15.500 |
cfg_write_enable.Q |
cfg_write_enable.D |
15.500 |
cfg_write_enable2.Q |
cfg_write_enable2.D |
15.500 |
eeprom_cs.Q |
eeprom_cs.D |
15.500 |
eeprom_sck.Q |
eeprom_sck.D |
15.500 |
mod_en.Q |
mod_en.D |
15.500 |
reset_n_sync.Q |
mod_en.D |
15.500 |
reset_n_sync.Q |
sic_8xxx_enable.D |
15.500 |
reset_n_sync.Q |
sic_axxx_enable.D |
15.500 |
reset_n_sync.Q |
use_cart_logic/oss_bank<0>.D |
15.500 |
reset_n_sync.Q |
use_cart_logic/oss_bank<1>.D |
15.500 |
reset_n_sync1.Q |
reset_n_sync.D |
15.500 |
sic_8xxx_enable.Q |
sic_8xxx_enable.D |
15.500 |
sic_axxx_enable.Q |
sic_axxx_enable.D |
15.500 |
use_cart_logic/oss_bank<0>.Q |
use_cart_logic/oss_bank<0>.D |
15.500 |
use_cart_logic/oss_bank<1>.Q |
use_cart_logic/oss_bank<1>.D |
15.500 |
reset_n_sync.Q |
rom_reset.CE |
10.000 |